dws3139283의 톡
avatar
dws3139283
2026.03.29

반도체8공정

avatar
밥풀
2026.03.29

[산업>반도체] 종류/8대공정/전공정 밸류체인

반도체 종류 메모리반도체 종류 D램 낸드플래스 제조사 삼성전자 sk하이닉스 마이크론 시스템반도체(비메모리) ARM: 특허 (원천) 설계: 애플, 엔비디아, 퀄컴, 테슬라, 미디어텍, NXP, LX세미콘, 삼성전자 제조(파운드리): TSMC, 삼성전자, UMC, DB하이텍 1) 반도체 8대공정 8대공정 1. 웨이퍼제조 2. 산화공정: 웨이퍼 표면에 산화막 형성 3. 포토공정(노광): 웨이퍼 위에 반도체 회로 그려 넣는 과정 4. 식각공정: 필요한 회로 패턴을 제외한 나머지 부분 제거 (산화막 제거) 5. 증착&이온주입 공정: 박막(회로 구분/연결/보호)생성, 전기적 특성 주입. 6. 금속배선공정 7. EDS공정(테스트): Electrical Die Sorting. 전기적 특성 검사 -> 개별 칩 품질 검사 8. 패키징공정: 외부환경 인터페이스 세팅. 2. 전공정 상세 웨이퍼 -> 산화 -> 포토 -> 식각 -> 이온주입/증착 -> 연마 -> 세정 -> 금속배선 -> 검사 2-1) 웨이퍼 제조 Ingot(실리콘 기둥, 잉곳) 모래 > 규소(실리콘) 추출 > 고온의 열로 용해 > 실리콘 용액 생산 > 잉곳 제조 잉곳 절단 지름 8인치,200mm(저사양) : DB 하이텍 지름 12인치,300mm(고사양 - AP,서버) : 삼성전자, TSMC 특징 장기공급계약 공급자 우위 시장 (상위 5개사) 공정기술 난이도 상승 -> 웨이퍼 수요 지속 증가 밸류체인 Shin-Etsu, SUMCO, SK 실트론, Siltronic 2-2) 산화(Oxidation)/열처리(Thermal)공정 실리콘 웨이퍼 표면에 산화막(SiO₂) 같은 절연막을 만들거나(산화), 고온(800~1200)에서 웨이퍼 특성을 안정화/활성화(어닐링)하는 단계 열산화방법 건식산화 습식산화 밸류체인 RTP 장비(급속 열처리 장비) 원익 IPS, AP 시스템 드라이 클리닝 장비 (웨이퍼 위 제거 불가능한 자연물 제거 목표) 피에스케이 2-3) 포토(노광, Photolithography)공정 가장 난이도가 높고 중요 회로 “패턴”을 웨이퍼 위에 그려넣는 단계. 포토레지스트(PR, 감광액) 도포 → 노광 → 현상으로 패턴을 만듬. (여기서 EUV가 핵심 키워드) 필름역할: 포토마스크(회로설계도 그려짐) 인화지역할: 웨이퍼 감광액 -> 다만 앞으로 감광액 덜쓰거나 줄이는 기술들이 나오고 있음. 안쓰는 방향으로 갈 수 있음. 노광장비(DUV, EUV) -> 빛을 통해 웨이퍼에 회로 그리기. (빛을 선택적으로 조사) 감광액을 없어줌 DUV -> 두꺼운 빛(193, 248 광원) - ASML(80%), 니콘 EUV -> 가는 빛(13.5nm 광원) -> 7나노 이하 미세공정 - ASML(100%), 사이머(광원) - 미국회사 중국에 DUV, EUV 모두 수출 못함. 마스크 보호 -> 펠리클 밸류체인 노광 장비(EUV): ASML(사실상 독점) 포토마스크(회로 설계도): 에스앤에스텍 펠리클(마스크 보호 부품): 에스앤에스텍, 에프에스티 - EUV용은 만드는 중 감광액(웨이퍼에 도포) - 동진쎄미켐, 영창케미칼, 이엔에프테크(감광액 원료) PR Strip - 피에스케이(감광액 제거 장비, 세계1등) 마스크 리뷰 - 파크시스템스(마스크 결함 발견, 원자현미경) 2-4) 식각(Etch, 에치)공정 - 소모성 부품 중요 포토로 만든 패턴을 “마스크”로 삼아서, 아래 막을 선택적으로 깎아내는 공정(플라즈마 식각 등) 포토공정을 거친 웨이퍼에 식각 물질 반응 -> 감광액에 보호받지 않는 부분 깎아냄. 판화 기법 - Etching 과 비슷한 원리 -부식액(etchant)을 이용해 불필요한 부분 선택적 제거. 방식 습식 -> 부식액 건식 -> 이온(플라즈마) 식각 부품 반도체 미세화 -> 가혹한 공정 환경 -> 부품 교체주기(30 -> 15) -> 부품 연간 필요량 (12 -> 30개) Login -> 2 나노 공정 DRAM D램은 여전히 “깊고 얇게(높은 종횡비)” 가는 싸움이라 식각/증착 난이도가 계속 올라감 1A, 1B, 1C -> 미세화 되면 식각공정이 더 들어감 (5step) -> 장비 수요 증가 3D-NAND -> 나중에 천단까지 한다면 -> HAR(고종횡비) NAND는 DRAM보다 더 노골적으로 “3D로 높이 쌓는 게임” 적층 수가 늘어날수록 (예: 200L → 300L 방향) 구멍을 더 깊고 더 곧게 뚫고(식각), 더 균일하게 채우는(증착) 난이도가 확 올라가요. 구분1 - 쿼츠 부품중에서 가장 규모가 크다. 소모성 웨이퍼를 불순물 및 충격으로부터 보호하는 용기에 사용 천연쿼츠: 석영 유리로 이루어짐, 웨이퍼 보호 합성쿼츠: 천연쿼츠 단점 보완, 투과성 좋고, 수명 길다 구분1 - 파츠(Si, SiC 포커스링) 식각장비 내 플라즈마(건식 식각)를 웨이퍼 안으로 안정적으로 모아주고, 플라즈마 밀도를 균일하고 정확하게 유지시켜주는 역할. 소모성 부품 Si 파츠: 파츠중에 가장 많이 씀, 식각 장비 상하단에 사용, D램 위주, 100만원(쌈), 고온 강한데 강도 약함, SiC파츠 NAND 위주, 삼성전자는 거의 1000단까지 -> SiC파츠 점점커짐, 250만원(비쌈), 강도 강함, 비싼대 제조 어려움 - 아무나 못함. 구분2 - Before Market (장비회사 직접 납품, 고마진) 티씨케이(SiC Ring 최초 개발) -> Applied Materials(AMAT), Lam Research(LRCX) 납품 하나머티리얼즈(Si, SiC) -> Tokyo Electron(TEL) 납품 원익QnC(천연쿼츠 강자) -> LRCX, TEL 납품 구분2 - After Market (반도체회사에 직접 납품, 저마진) - 점점 더 커지는 중. 월덱스(Si, 쿼츠, SiC 그중에 Si와 쿼츠 비중이 높음) -> 닉스, 전자, intel, micron 비씨엔씨(합성쿼츠 주로, 천연쿼츠, Si도 함) -> 닉스, 유진테크, 전자, Intel 케이엔제이(SiC) -> 닉전, micron, Kioxia 밸류체인 식각액(etching): 솔브레인, 이엔에프테크놀로지 쿼츠(소모성부품): 원익 QNC(석영), 비씨엔씨(합성) 파츠(Before-장비사납품): 하나머티리얼즈(SiC) / 티씨케이(SiC) 파츠(after-교체용): 월덱스(Si), 케이엔제이(SiC) 전구체(결합체 - 반응 가스): 디엔에프(증착도 함, High-K), 한솔케미칼 PR Strip(감광액없에줌): 피에스케이 특수가스: 원익머트리얼즈 스크러버/칠러(오염물질 제거): 유니셈, GST 건식 장비(건식이 더 부상): 램리서치(세계1등), 에이피티씨(우리나라) 습식 장비: DMS 2-5) 이온주입/증착(Deposition) 1. 이온주입 공정 반도체의 전기적 성질을 만들기 위해 불순물(도핑)을 넣는 과정 (잠자는 웨이퍼를 깨우는 공정) 이온주입: 이온을 “쏴서” 원하는 깊이/농도로 넣음 순수한 규소(Si)는 너무 안정적이라 전기 흐르지 않음. 불순물을 이온(+,-) 형태로 주입하면 웨이퍼가 전기적 특성을 가진 반도체가 됨. 밸류체인 이온주입 장비: Axcelis(대표적으로 많이 언급), AMAT(관련 장비/공정 포트폴리오) 2. 증착(Deposition) 웨이퍼 위에 절연막/금속막 같은 얇은 박막(Thin film)을 쌓아 전기적인 특성을 갖게 하는 일련의 과정 박막: 기계 가공으로는 실현 불가능한 두께. 1마이크로미터(100만분의 1) PVD: 물리적 기상증착방법 CVD: 화학적 기상증착방법 (가장많이 사용함) ALD: 원자층 증착 -> 선단 공정으로 갈수록 중요. 공정속도 빼고는 다 상위호환. 막두께, 챔버온도, 단차피복성(얇고 균일하게 하느냐), 파티클/오염, 접합성, 치밀성 다 좋음. High-K: 고 유전율(전기 알갱이를 끌어들이는 능력이 탁월한 +)을 가진 물질 박막이 얇으면(미세공정 EUV) -> 전자가 도망감. 전류 누설. -> High-K 물질로 보완. ALD 증착에 사용. D램 기준: 3D 구조·미세화로 박막 “균일도/결함”이 수율을 좌우 → ALD는 공정 창(window)이 좁을수록 가치가 커짐 NAND 기준: 더 노골적으로 “3D로 높이 쌓는 게임”. 더 균일하게 채우는(증착) 난이도 증가. 밸류체인 CVD 장비: 원익 IPS, 테스, 주성 엔지니어링 ALD: 주성 엔지니어링(장비, High-K -> 하이닉스 납품), 지오엘리먼트(부품), 유진테크, 원익IPS High-K 소재: 디엔에프, 레이크머티리얼즈, 덕산테코피아 High-K 장비: HPSP(고압수소어닐링 장비 -> 박막에 High-K 입혀줌) 소모성 부품: 원익 QNC, 월덱스 2-6) 연마(CMP) 포토, 식각, 증착 여러 공정에서 사용함 증착 -> 울퉁불퉁함 -> 표면 다듬기 맷돌 원리 - 회전하는 패드 위에 연마제(CMP Slurry) 뿌림. 웨이퍼에 압력 & 회전시킴 -> 연마제에 의한 화학 작용 + 회전에 의한 물리작용 웨이퍼가 평평해지고 박막 두께가 균일해짐 밸류체인 CMP 장비: 케이씨텍 CMP Slurry(연마제 소재): 케이씨텍, 솔브레인 2-7) 세정 세정 포토, 식각, 증착 여러 공정에서 사용함 60나노 -> 공정 100회, 20나노 공정 200회 미세공정 갈수록 미세한 파티클, 미량의 금속 오염 제거 중요 -> 수율에 악영향 전체 반도체 공정의 30% 차지 주로 습식 - 80% -> 세정액을 이용 Batch - 3D 낸드 공정에 주로 사용 Single - 미세공정에 유리, 웨이퍼 한장씩 함. 밸류체인 세정장비: 제우스, 디바이스이엔지 세정재료: 한솔케미칼, 원익머터리얼즈 부품 세정/코팅 서비스 오염 물질 방지 - 고마진 부품 표면에 특수 코딩 처리, 제품 수명 연장, 수율 향상 밸류체인 코미코 (전문 서비스) 한솔아이원스 (주로 어플라이드머트리얼스 주로) 원익 QNC (부품도 만들지만 서비스) 2-8) 금속배선 공정 공정 반복 -> 수많은 회로 -> 전기가 필요 -> 통할 수 있게 금속선을 만들어 연결 트랜지스터를 만든 다음, 위에서 금속으로 회로를 “연결”하는 단계예요(구리/코발트/텅스텐 등). 보통 증착+식각+CMP가 엮여서 반복됩니다. 2-9) 검사 EDS 공정 :전기적 특정검사를 통해 칩들의 품질수준이 원하는 레벨에 도달했는지 검사 밸류체인: 와이아이케이(주로 삼전 3D NAND 검사) 웨이퍼 테스트 번인테스트 밸류체인: 엑시콘, 네오셈 (둘다 SSD 테스터) 프로브 카드 probe card - 칩의 전기동작 상태 점검 밸류체인: 티에스이, 마이크로프랜드 세라믹 SFT - 완충제 역할 다층(40층) 세라믹 기판 -> 100만번 이상 테스트 -> PCB가 견디기 어려움 -> 단단한 보호막 역할 프로브 카드의 노른자 역할 밸류체인: 샘씨앤에스 (굉장한 기술 필요) 테스트 공정 밸류체인 계측장비(웨이퍼 균일하게 되어있는지): 넥스틴, 오로스테크놀로지 AFM(원자현미경): 파크시스템즈 프로브카드(전기적 검사 - 원판): 티에스이, 마이크로프렌드, 쌤씨엔에스(칩) 테스트 핸들러(검사할수 있게 웨이퍼를 장비쪽으로 옮겨줌 - 손 역할): 테크윙 웨이퍼 테스트: 와이아이케이 번인 테스트(전압, 열 극한 환경 테스트): 엑시콘, 네오셈(SSD), 유니테스트, 디아이 2-9) 인프라 장비 CCSS 배관(화학약품 공급): 한양이엔지, 에스티아이, 오션브릿지 진공펌프: 엘오티베큠 웨이퍼 이송: 싸이맥스 칠러/스크러버: 유니셈, GST, 지앤비에스엔지니어링 클린룸: 세보엠이씨 피팅(배관 연결, 반도체에 들어가는 피팅): 아스플로 2-10) 전공정 장비 3대장 분석 (미세화 공정 수혜주) 넥스틴 계측장비 -> 모든 공정에 계속 들어감. 전공정 반도체 불량원인 1위 -> 패턴결함 Dark-Field Tool(산란광) 자외선 사용. 빠른 검사속도. Bright-Field와 섞어서 사용함(KLA, Applied Materials). 점유율 - 메모리 10% / 파운드리 5% 미세공정 -> 공정 수 증가. -> 계측장비 중요 (수율 관리) 후발주자 -> 따라잡아야 하는 상황, 경쟁이 치열한 편 파크시스템스 AFM(원자현미경), 포토마스크, EUV 마스크 치료 장비 웨이퍼 만들기 전, 산화공정, 식각공정, 연마공정 테스트 원자현미경(1/10 수준) vs 전자현미경(이미 시장이 큼) 하이브리드 본딩(패키징) - 구리패드 크기 10um - 정밀 계측 필요 HPSP 미세공정 갈수록 High-K 많이 씀 고압수소어닐링(열처리장비) 성능 10~15% 향성 웨이퍼 표면 계면 결함을 전기적으로 비활성화 시킴. 전세계에서 유일함. 글로벌 독점. 수소 농도 100%, 3nm~, 근데 1개만 함. 2-10) 전공정 밸류체인 정리 2-11. 전공정 > DRAM , NAND 별 투자 집중 체크리스트 1. 먼저 증설 vs 전환부터 구분해주세요 증설(Capacity add): 웨이퍼 스타트 자체가 늘어남 → 장비 발주가 넓게 깔림 전환(Migration/Node shift, Layer increase): 총 CAPEX는 비슷해도 “특정 공정”에 돈이 몰림 DRAM: EUV, 공정제어(검사/계측), 증착/식각(미세화) 비중↑ NAND: 고종횡비 식각/증착, 공정제어 비중 2. DRAM 전공정 투자 집중 체크리스트 1) 공정 로드맵: EUV 채택 속도와 범위 체크: “1β/1γ에서 EUV 레이어 수가 늘고 있나?” 의미: EUV가 늘면 노광+마스크/레지스트+공정제어까지 연쇄로 영향 2) 믹스: HBM 비중과 베이스 DRAM의 관계 체크: “HBM이 늘어도, 베이스 다이(로직/DRAM) 공정이 더 어려워지는가?” 의미: HBM 자체는 후공정/패키징 얘기도 크지만, 전공정은 ‘미세화 속도’와 연결되는 경우가 많아요. 3) 수율 이슈의 위치: “미세화에서 터지나, 신소재/구조에서 터지나” 체크: 수율 코멘트가 나오면 원인이 식각/증착/세정/CMP/공정조건 중 어디인지 의미: 수율 병목이 특정 공정에 있으면, 그 구간 장비/소모품이 프리미엄을 받기 쉬움. 4) 고객 CAPEX의 ‘방향’ 체크: 삼성/하이닉스/마이크론이 CAPEX 증가를 말하는지, 아니면 비트성장 유지 + 전환 투자인지 의미: 후자는 “총액은 평평”해도 프리미엄 공정 장비는 견조할 수 있어요. 5) 사이클: 재고/가격보다 WFE(메모리 장비 지출)의 변곡을 보세요 체크: DRAM 가격 반등 → 3~9개월 후 장비 발주로 이어지는지(시차) 의미: 장비주는 “가격 반등 = 즉시 주문”이 아니라, 고객이 확신을 얻는 타이밍이 중요. 3. NAND 전공정 투자 집중 체크리스트 1) 층수(Layer) 경쟁: 적층 증가가 “진짜로” CAPEX를 끌어올리나 체크: “층수 증가(예: 200L→300L)가 bit growth를 위해 필요한지, 아니면 원가개선/성능 목적이 큰지” 의미: 단순 bit 성장 목표가 낮으면, 층수 경쟁도 “속도 조절”이 나올 수 있어요 2) 병목 공정: 고종횡비 식각 + 증착/충진 체크: 발표/업계 코멘트에서 “high aspect ratio”, “throughput”, “staircase”, “channel hole” 같은 키워드 의미: NAND는 구조적으로 식각/증착 난이도가 프리미엄의 핵심 축 3) 기술 전환: TLC→QLC 및 엔터프라이즈 니즈 체크: QLC 비중이 늘면 신뢰성 요구가 올라가는데, 그게 공정 스텝(전공정) 증가로 이어지는지 의미: QLC 확대가 무조건 공급확대는 아니고, 오히려 “검사/공정관리” 비용을 자극할 수도 있음. 4) 산업 구조: NAND는 특히 공급규율이 제일 중요 체크: 공급사들이 “설비투자 억제/웨이퍼 감산/전환 속도 조절”을 하는지 의미: NAND는 가격 탄력이 커서, 공급이 풀리는 순간 업황→주문이 급격히 흔들릴 수 있어요. 5) 전공정 vs 후공정: 투자 테마가 ‘전공정’인지 다시 확인 체크: “엔터프라이즈 SSD 수요”가 좋아도, 혜택이 전공정(웨이퍼)로 가는지 vs 컨트롤러/패키징으로 가는지 의미: 서버 수요가 좋아도 웨이퍼 증설이 없으면, 전공정은 덜 움직일 수 있거든요. 4.공통(둘 다)으로 “투자 전 마지막 점검” 6가지 고객별 CAPEX와 WFE 분해: 총액이 아니라 “어느 공정에 쓰나” 전환 투자 vs 증설 투자: 전환이면 프리미엄 공정(식각/증착/검사/EUV)이 상대적으로 강함 리드타임/백로그 변화: 주문이 ‘실제’로 꺾이는 신호가 여기서 먼저 나오는 경우 많음 경쟁사 침투(share shift): 장비/소모품은 한 번 들어가면 잘 안 바뀌지만, 바뀌면 추세가 커요 중국 메모리/레거시 증설 리스크: 특히 NAND/레거시 DRAM은 공급 쇼크가 밸류체인을 흔듭니다 밸류에이션과 사이클 위치: “좋은 기업”이라도 사이클 피크 멀티플에 사면 회수가 길어짐 레퍼런스 반도체 제조 공정: https://semiconductor.samsung.com/kr/support/tools-resources/fabrication-process/ 염블리 반도체 함께 배우기: https://www.youtube.com/watch?v=naY69YP36zg&list=PLqpgv5OuV7fplk9aBbECauz1YLLVymqHh&index=4
댓글 0