1. $INTC > EMIB 최근 수율 90%
90% -> 양산 스타트 가능
EMIB -> 수율 90% -> 빅테크 제품 의뢰 진행중
GCP 매출 50% 성장
TPU 외부 판매 -> 2.5D 패키징 & 메모리 관건
파인만 -> 멀티소싱(최근 인텔 지분도 확보 - EMIB)
자체 ASIC(MITA) -> 1GW 자체 컴퓨팅 인프라 구축 -> 2.5D 패키징, 메모리 관건 -> EMIB 관심
중요한 의미 : TSMC CoWoS 독점 깨짐
26년 월 15만장 -> 그래도 쇼티지(모든 AI 가속기 - GPU, ASIC 해당)
EMIB까지 완화 해준다고 하면 -> AI 가속기 확 늘어날 수 있음
2. AI 가속기 증가 -> 관련 소부장
메모리
기판, FC-BGA (+유리기판)
AI 네트워크
3. CoWoS - EMIB 비교
3-1. CoWoS( $TSM )
전체로 깔아버림 - 실리콘 인터포저를 거의 전체 바닥판처럼 깔고, 그 위에 GPU/로직 + HBM을 올림
아직까지 2.5D 표준 솔루션
로직, 메모리 -> 자체 패키징
아직 외부 칩하고 엮어본 레퍼런스 부족
특히 로직 - 이제 chiplet 적용됨
3-2. EMIB ( $INTC )
필요한 구간만 다리로 잇기 - 큰 인터포저 대신 패키지 기판 안에 작은 실리콘 브리지(bridge)를 넣고, 필요한 칩-칩 구간만 초고밀도로 연결
개방성, 확장성에 초점
이종집적 - 이종 파운드리 칩에 장점을 가짐 (IP, 파운드리 상관 없이)
120 * 180 mm^2 까지 대면적으로 할 수 있음
2030년 EMIB-T -> ...

![[산업 > 반도체] NAND Cycle](https://post-image.valley.town/vReqm8Yei5LJP2ZhDx07d.png)
![[산업 > 반도체] 파운드리 소부장, 기판/메모리모듈 관련 체크](https://post-image.valley.town/zogGiW9TyUJ0CEhZO_CjS.png)