반도체 PPA의 이해, 왜 선폭을 줄이려 하는가?_메모

후공정 정리 메모용임. 그동안 전공정에 대한 이해는 있었는데 후공정은 자꾸 삑사리가 나서 이번 기회에 다시 큰 틀로 살펴봤음. 우선 반도체에서 헷갈리면 안되는 것이 웨이퍼, 다이, 칩임. 웨이퍼는 우리가 아는 그 웨이퍼고, 다이는 웨이퍼 중에서 회로를 그리는 사각형 부분임. 그리고 후공정이 완료된 것을 "칩"이라고 부름. 웨이퍼/다이/칩의 구분이 명확해야 후공정의 흐름이 헷갈리지 않음. 전공정을 가볍게 요약하면 회로에 맞게 쌓고 깎는 과정의 반복임. 메모리/비메모리 다 상관없이 동일함. 이렇게 전공정을 거친 웨이퍼를 테스트하고, 깎아서 패키징해서 칩을 만듦. 완성된 칩을 한번 더 테스트한 뒤 판매를 하게 됨. 우선 후공정을 서비스하는 업체를 OSAT이라고 함. 삼파향 OSAT업체는 두산테스나가 있어서 추후 삼파가 회복하면 주목해도 될 업체임. 암튼, 전공정에서 만들어진 웨이퍼를 테스트 하는 과정을 EDS 공정으로 부르고, 전기신호 검사, Burn in검사등을 수행함. 이렇게 양품검사를 마친 웨이퍼를 패키징하게됨. 패키징하는건 웨이퍼를 자르고 패키징하는 방법과 웨이퍼를 패키징하고 자르는 방법으로 나뉨. 그리고 더 나아가서 기능별로 칩을 자른 뒤 다시 합치는 칩렛 방식 등, 다양한 패키징들이 생겼음. 이러한 고난도 패키징을 Advanced ...

홍진채님 글 보면서 다시 정리 KV Cache와 낸드 예전부터 HBF 말이 돌았음. DRAM으로는 메모리가 부족하다는 뜻임. 현재 AI모델은 LLM이든, VLM이든, 트랜스포머 모델을 사용함. 트랜스포머 모델은 연관도를 계산하는 것임. 언어연관도가 될 수도 있고, 이미지간의 연관도가 될 수 있음. 학습은 각 연관도를 그려서 Map을 만듦. 예를 들어서, "나는 오늘 김치를 먹었다. 그것은 매우 맛있었다."라는 문장이 있다고 해보자. 여기서 "그것"은 이 문장 내에서 "김치"지만, AI가 파악하려면 모든 토큰(단어)을 연관도 계산을 수행해야됨. 즉, 해당 문장의 토큰이 10개정도 된다면, 1 --> 2 --> 3 ... --> 10까지 모든 토큰을 비교해가며 연산을 수행함. 이게 연산이 너무 늘어나니까, 중간결과들을 저장할 공간이 필요해진 것이고 그 저장공간이 KV Cache인 것임. 이번 CES에서 NVDA가 KV Cache의 공간을 별도로 할당할 것이라고 말하면서 본격적으로 시장에 부각됨. KV Cache 공간을 사용해야되는 이유는 명확한데, 우리도 AI 챗봇을 오래 쓰면 성능이 ...

추론 수요가 증가하면서 칩의 전성비가 중요해짐. 즉, 제품 및 서비스별 맞춤형 칩이 중요해진 것임. 이런 칩을 ASIC이라고 하는데, ASIC 수요가 증가하면 디자인하우스도 수혜를 받게 됨. 디자인하우스는 팹리스 기업과 파운드리 기업을 이어주는 가교역할을 함. 파운드리와 조금 붙어다니는 경향이 있고, TSMC와 협업하면 VCA, 삼파랑 협업하면 DSP라고 부름. 이들 VCA랑 DSP는 협업하는 파운드리를 대신해서 영업하는 느낌이 강하기 때문에 지위가 강하고, 각각 8개기업 정도밖에 없음. 그렇다면 디자인하우스는 왜 각광받았나? 우선, 칩설계는 기능설계랑 해당 기능을 웨이퍼에 구현하는 설계로 나뉨. 기능 설계를 Front end, 웨이퍼에 구현을 하는 파트를 Back end인데, Front는 팹리스가, Back은 디자인하우스가 분담했었음. 유명한 ARM, AMD, QCOM과 같은 팹리스 회사들은 Front 설계가 가능한데, 빅테크나 스타트업 등 비용적, 기술적 문제로 front 설계를 전부하지 못함. 그래서 디자인하우스가 front까지 영역을 확대하는 흐름이었음. 디자인하우스가 front 영역까지 확대하면서 지위가 격상됨. 원래는 파운드리 외주를 받는 느낌이었음. 이것을 개발매출이라고 하는데, 쉽게 말해서 파운드리가 디자인하우스에 용역매출을 줘서 대신 웨이퍼에 구현해라 지시하고, 용역비를 주는 것임. 하지만 지금은 팹리스와 계약을 하면서 양산매출까지 가져감. 비유하자면 ...