[산업 > 반도체] 메모리/GPU Shortage | Valley AI

1. [26.03.13] The Great AI Silicon Shortage

AI 컴퓨트 부족의 병목이 ‘패키징(CoWoS)’에서 ‘실리콘(최첨단 로직 웨이퍼 + HBM 메모리)’로 옮겨갔다

글의 핵심 주장

토큰 수요가 폭증하면서(에이전틱 워크플로우/코딩 에이전트 같은 사용 확대) GPU/클러스터를 “원하는 만큼” 빌리거나 사기 어려운 상태가 지속된다고 봅니다.
그래서 하이퍼스케일러들은 CAPEX(특히 데이터센터·서버)를 더 쓰고 싶어도, 결국 ‘칩을 만들 실리콘’이 부족해서 배치 속도가 제한된다는 논리예요.
과거엔 CoWoS, 데이터센터 전력 같은 제약이 더 크게 보였지만, 지금 국면은 “실리콘 쇼티지(wafer + memory)”로 규정합니다.

1) 가장 큰 병목: TSMC `N3(3nm)` 로직 웨이퍼

2023년부터 N3 계열이 양산되었고, 초반엔 스마트폰/PC 고객이 주 수요(Apple, Qualcomm, MediaTek, Intel 등).
그런데 2026년 전후로 AI 가속기 세대들이 동시다발적으로 N3로 수렴한다고 봐요. (예: NVIDIA 차세대, AMD, Google TPU, AWS Trainium, Meta MTIA 등)
이 “동시 수렴”이 N3 수요 쇼크를 만들었고, TSMC 증설이 그 속도를 못 따라가면서 할당 싸움(누가 웨이퍼를 더 가져가느냐)이 심해진다는 관점입니다.
글에서는 AI 관련 수요가 2026년엔 N3 생산의 약 60%, 2027년엔 약 86%까지 갈 수 있다는 식의 프레이밍을 제시해요. (스마트폰/PC는 상대적으로 밀려나거나 N2로 더 빨리 넘어가게 될 수 있다)

2) 로직만으로는 안 끝남: HBM/DRAM도 같이 막힌다

로직 웨이퍼를 더 받아도, 가속기 생산은 HBM 공급이 따라줘야 합니다.
글의 논지는 대략 이래요:
- HBM이 DRAM 웨이퍼 용량을 “빨아먹는” 구조라서(wafer-per-bit 기준 HBM이 훨씬 비효율) commodity DRAM을 crowd-out 한다
- 세대가 갈수록 가속기 당 HBM 탑재량이 크게 증가(Blackwell→Rubin 등)하면서, “유닛 수”보다 “디바이스당 메모리”가 공급을 더 압박한다
- HBM4로 갈수록 핀 스피드/수율 난이도가 올라가서 “명목 캐파”와 “유효 캐파”가 벌어질 수 있다

3) 결과적으로 벌어지는 일(투자 관점의 함의)

TSMC가 킹메이커가 ...

회원가입만 해도
이 글을 무료로 읽을 수 있어요.

Basic 7일 무료 체험 시작하기

이미 계정이 있으신가요?로그인하기

산업 > 반도체 카테고리의 다른글

[산업 > AI 팩토리] 토큰과 AI 팩토리

1. 토큰 LLM에서 토큰(token)은 텍스트를 쪼갠 단위. “얼마나 많은 토큰을, 얼마나 싸게, 얼마나 빠르게” 생산/서빙하느냐가 핵심 KPI “$ / 1M tokens(토큰당 비용)이 내려가고 있나?” “tokens/sec per GPU(GPU당 처리량)가 올라가고 있나?” “피크 트래픽 때도 지연시간(SLA)을 지키나?” 젠슨황 - 추론의 시대가 왔다 도구를 사용하는 단계로 진화 AI시대의 화폐 = 토큰 토큰을 대량으로 값싸게 만드는 것이 경쟁력 -> 전력, 메모리 openrouter로 집계되는 ai agent 들의 token 사용량 https://openrouter.ai/rankings 2. AI 팩토리 AI 팩토리 = 토큰을 찍어내는 ‘설비(자본+운영체계)’ 토큰 원가 = (컴퓨팅 비용 + 메모리/대역폭 비용 + 전력/냉각 + 운영 오버헤드) / 생산 토큰 수 토큰 원가 하락 속도 vs 토큰 수요 증가 속도 구성 원재료: 데이터(프롬프트/문서/로그) 생산설비: GPU/TPU + 네트워크 + 메모리(HBM/VRAM) + 스토리지 + 전력/냉각 공정관리(MLOps/LLMOps): ...

산업 > 반도체

[산업 > AI 팩토리] 토큰과 AI 팩토리

[산업 > 반도체] 후공정(패키징, 소켓/검사공정, OSAT)

1. 패키징 패키징: 칩을 보호하고 연결, 반도체로 사용 가능하게 최종 점검 라미네이션(Lamination): 웨이퍼에 테이프(보호막) 부착 백그라인드(Back Grind): 평탄하게, 웨이퍼 후면 다이싱(Wafer Saw): 웨어퍼에 있는 칩 절단 - 이오테크닉스, 한미반도체 칩 접착(Die Attach): 칩을 PCB위에 옮김 본딩(Bonding): 칩과 기판 - 전기적 연결 금속 와이어 - 엠케이전자 3D본딩 - 한미반도체 리드프레임(지지대) - 해성디에스 (자동차용으로 많이 만듬) 숄더볼 - 덕산하이메탈 플립칩 - 대덕전자 몰드(Mold): 칩 보호막(에폭시) 형성 마킹(Marking): 제품명 새기기 - 이오테크닉스 숄더볼 마운트(Solder Ball Mount): 숄더볼(조그만 공) -> 평평하게 펴주고 붙임 숄더볼과 잘 붙을 수 있게 리플로우(평평하게) - 피에스케이홀딩스 , 에스티아이 싱귤레이션(Singulation): 칩 각각 자르기. 1-1. 본딩 1) 와이어 본딩 경쟁 포인트 - UPH(처리량), 원가, 범용 물량 강점: 공정이 성숙했고 단가가 낮고, 범용 패키지에서 여전히 물량이 큼 한계: 고속·고전력·초미세 피치에는 구조적으로 불리 (배선이 길어져 신호 손실/노이즈/전력 무결성에서 손해) 2) 플립 칩(Flip Chip, FC) 경쟁포인트 - 정렬 정밀도, 범프 피치, 기판/언더필/워페이지 관리 다이를 뒤집어서(Flip) 기판/인터포저 쪽에 범프(Bump)로 직접 연결 장점: 와이어보다 경로가 짧아 고속/고전력에 유리, I/O를 촘촘히 깔기 좋음 단점: 공정 복잡도↑, 기판/언더필/뒤틀림 등 패키지 설계 난이도↑ CSP vs BGA FC-CSP(Chip Scale Pacakge) 칩과 기판 크기가 비슷 -> 작다 -> 스마트폰 삼성전기, 심텍 FC-BGA(Ball Grid Array) 칩보다 기판이 훨씬 큼 -> PC, 서버 삼성전기, LG이노텍, 대덕전자, 코리아써키트 3) 3D 본딩, TSV(Through-Silicon Via) 기술 여러 개의 다이(Die)를 위로 쌓거나(메모리 스택), 서로 아주 가까이 붙여서(로직-메모리 근접) 연결 밀도와 전력/신호 성능을 극대화 핵심 피치(pitch)가 얼마나 줄어드나(= 연결을 얼마나 촘촘히 할 수 있나) 수율(Yield)을 얼마나 안정적으로 뽑나 Throughput(시간당 처리량) vs 수율 트레이드오프를 누가 먼저 풀었나 본딩 방식 진화 μ-bump(마이크로범프) 기반 적층/연결 TCB(Thermo-Compression Bonding, 열압착)로 더 정밀/고신뢰 연결 - 한미반도체 정렬+압력+열 프로파일+throughput의 동시 최적화(가장 어려운 축 중 하나) (차세대) Hybrid Bonding(Cu-Cu + oxide)로 범프를 줄이거나 사실상 없애면서 피치를 더 줄이는 방향 - 한화 비전 표면 평탄/클린/정렬/접합 결함(보이드) 관리가 핵심이고 “양산 레퍼런스”가 전부 TSV 기술 TSV - 실리콘 다이(특히 DRAM 다이)를 “관통”해서 위아래 다이를 전기적으로 연결하는 수직 배선 HBM은 여러 장의 DRAM 다이를 스택으로 쌓고, 그 사이를 TSV로 연결해서 대역폭을 크게 끌어올리는 구조가 기본 투자자 관점에서 TSV는 “공정이 한두 개”가 아니라 밸류체인(장비/소재/공정) 묶음 공정 흐름: Via를 뚫기(Deep etch) → 절연막/배리어/시드 증착 → 구리 채우기(plating) → CMP로 평탄화 → 웨이퍼 얇게 갈기(thinning) → 후속 본딩/검사 1-2. 반도체 기판 & 밸류체인 본딩: 칩과 - '기판' 연결. 기판 좀더 딥다이브 1) 패키지 기판(서브스트레이트) - 칩 바로 아래 들어가는 기판 FC-CSP(Chip Scale Pacakge) 칩과 기판 크기가 비슷 -> 작다 모바일이 드라이브 삼성전기, 심텍 FC-BGA(Ball Grid Array) 칩보다 기판이 훨씬 큼 -> PC, 서버 AI 서버/네트워크가 드라이브 삼성전기, LG이노텍, 대덕전자, 코리아써키트 2) 시스템 PCB - 완제품 안의 메인 보드/서버 PCB SiP(System in Package) 스마트폰 RF 프론트엔드, 웨어러블, IoT, 자동차(센서/통신) 쪽에서 “작고 얇게”가 핵심일 때 심택 , 삼성전기 , LG이노텍 HDI(High Density Interconnect, 고밀도 다층 기판) 모바일이 드라이브 코리아써키트 , 디에이피 RF-PCB(Rigid-Flexible PCB) Rigid(딱딱한 PCB) + Flexible(휘어지는) PCB 혼합 비에이치 -> 애플, 뉴플렉스 -> AR,VR, 인터플렉스 MLB(Multi Layer Board) 기판이 여러층으로 이루어진 다층(4층 이상) PCB 모바일이 드라이브 이수페타시스 , 대덕전자 3) 모듈 PCB D램(DDR5), NAND Flash(SSD), 신규아이템(PCB) 티엘비 , 심텍 4) 리드프레임 - ...

[산업 > 반도체] 시스템 반도체(파운드리), 메모리반도체(D램, 낸드)

반도체 1. 시스템반도체 시스템 반도체는 설계, 제조 분리 (주문생산) - 성능, 최적화 중요 타입별 수요 드라이버 GPU -데이터센터 AI CAPEX, 모델 규모/추론 트래픽 CPU - 서버, 클라우드, CAPEX, 데이터센터 효율/전력 MCU(센서) - 자동차 전장화, 산업 자동화, IoT. NXP MODEM(통신) - 단말출하전망, 5G 세대교체, 통신사/국가별 주파수 및 규격. 퀄컴 , 미디어텍 DDI(Display Driver IC) - 디스플레이 출하량, 중국 패널 생태계. LX세미콘 CIS(카메라 - 이미지센서) - 멀티카메라 채택, 화소/센서 크기 전환, 자동차 ADAS 카메라 수 증가. 소니 , 삼전 AP(Application Processor, SoC - 전부 통합) - 스마트폰 출하량, 온디바이스 AI, 파운드리 공정 설계(팹리스) 제조(파운드리) 1-1. 파운드리 “공정 기술(미세화) + 수율 + 고객 락인” 싸움 핵심 플레이어 1) 선단(Leading-edge, 대략 5nm 이하급) — “AI/HPC 물량이 몰리는 구간” TSMC: 선단의 기준점(고성능/HPC, 모바일, AI 가속기까지) Samsung Foundry: 선단 추격(특히 GAA를 빨리 도입), 다만 투자자는 “고객/수율/가동률의 안정성”을 더 민감하게 봐야 하는 쪽 Intel Foundry: RibbonFET(GAA) + Backside Power 같은 “구조적 전환”을 전면에 두고 재진입 2) 성숙/특화(Specialty & Mature, 12/14/22/28nm 등) — “현금흐름과 산업 고객” GlobalFoundries, UMC: RF, 전력, 자동차/산업용, 특화 공정 중심으로 “덜 흔들리는 물량”을 노리는 타입 SMIC: 중국 내 수요 기반 + 제재 변수(선단 접근성 제한이 투자 리스크/기회 모두) 투자 체크 1) 선단 파운드리: “노드 전환의 수율 램프 + 고객 락인” N3→N2 같은 세대 전환에서 수율/가동률이 얼마나 빨리 안정되는지 빅 고객 2~3곳(모바일/AI/HPC)의 물량이 고정(락인)인지 고급 패키징(CoWoS류 등)과의 병목 연계가 있는지 선단은 “웨이퍼만” 잘해도 안 되고, 패키징/테스트까지 병목이면 매출 인식이 막히거든요. 2) GAA/Backside Power는 “기술 뉴스”보다 CAPEX 효율과 고객 채택이 본질 “GAA 도입”은 멋있지만, 투자자는 사실 이렇게 봐야 해요. GAA = 공정 복잡도↑ → 초기 수율 리스크↑ → 원가/마진 변동성↑ 가능성 그래서 “누가 먼저”보다 누가 더 안정적으로 돈을 버느냐가 중요 3) 성숙/특화 파운드리: “자동차/산업 장기 물량 + 가격 규율” 선단처럼 화려하진 않지만, 고객 인증/수명(롱 라이프) 기반이라 현금흐름 방어력이 나올 수 있어요. 대신 성장 스토리는 보통 AI가 아니라 자동차/산업, 전력반도체, RF 같은 쪽에서 찾게 됩니다. 4) 지정학/정책 리스크는 “프리미엄/디스카운트”로 바로 반영 파운드리는 공급망의 꼭대기라서, 수출 규제/보조금/관세/안보 이슈가 밸류에이션 멀티플에 직접 영향을 줘요. 1-2. 파운드리 용어 정리 1) 3D FinFET(핀펫) 모양: 트랜지스터 채널을 “상어 지느러미(fin)”처럼 세워서, 게이트가 옆을 감싸 제어력을 높인 구조. 면 3개가 만남 -> ...

산업 > 반도체

[산업>반도체] 반도체 산업구조, 전공정

1. 반도체 산업 구조 1-1. 반도체 산업 구조 설계 제조 후공정(패키징+테스트) 1-2. 플레이어 IDM(종합반도체업체): 설계, 제조, 후공정까지 전 과정 자체 수행 $삼성전자 , $SK하이닉스 , $MU , $INTC 팹리스(Fabless): 설계만 전문으로 $QCOM , $NVDA , $AVGO , $MediaTek, $텔레칩스 , $넥스트칩 , $어보브반도체 칩리스: 팹리스에 설계자산(IP)을 판매 $ARM , $칩스앤미디어 파운드리(Foundry): 위탁생산 담당 $TSM , $삼성전자(파운드리사업부), $DB하이텍 (성숙공정파운드리) 디자인하우스: 팹리스 업체 설계 -> 파운드리에서 제조 가능한 도면으로 변환 대만 - $GUC, $Alchip 국내 - $가온칩스 , $에이디테크놀로지 , $세미파이브 , $에이직랜드 OSAT(후공정 아웃소싱 - 패키징과 테스트) $ASX , $AMKR , $하나마이크론 , $두산테스나 1-3. 메모리 & 비메모리 반도체 메모리반도체 소품종 대량생산 종류 디램 3사과점: 삼성 43%, 하이닉스 34%, 마이크론 20% 공정: 1x(18nm) -> 1y(16) -> 1z(15) -> 1a(14) -> 1b(12.8) -> 1c(11nm) 서버 60%, 모바일 25%, PC 10%, 기타 5% 낸드플래시 삼성전자 37%, 하이닉스 23%, 키옥시아 14%, 마이크론 13%, 샌디스크 11%, YMTC 5% 기술 방향은 고층화: 176단 -> 236단 -> 286 -> 400단 제조사: $삼성전자 , $SK하이닉스 , $MU 통산 전체 반도체 시장의 20~30%, AI 호황으로 올해는 50% 비중 넘어설 것 과거 사이클에서 발생한 과잉 재고 -> 다음 사이클에도 판매 가능 시스템반도체(비메모리) CPU, GPU, AP, PMIC, DDI, CMOS ASIC 칩 - Google TPU, AWS Trainium, MS Maia 다품종 소량생산 -> 분업화가 필수적 -> 팹리스 -> 파운드리 -> OSAT 과거 사이클 발생 재고 판매 어려움 -> 과잉 재고 누적 현상 덜함 -> 사이클을 덜 탐 2. 반도체 전공정 웨이퍼 -> 산화 -> 포토(PR도포 + 노광 + 현상) -> 식각 -> 박막(이온주입 + 증착) -> 금속배선 -> 화학기계적연마(CMP) -> 세정 미세화의 한계를 향해 달리는 공정들 2-1. 기본 개념 & 흐름 웨이퍼(Wafer) ...

산업 > 반도체