프리미엄
예측대회
투자분석
아카데미
커뮤니티
Valley AI 시작하기시작하기
Valley Space인기
MOSFET을 알아야 반도체가 보인다_메모
이민석메모_반도체

MOSFET을 알아야 반도체가 보인다_메모

avatar
이민석
2026.03.18조회수 194회

고등학교 때 반도체라는 걸 배우면, npn 접합, pnp 접합 이런 그림들이 나왔음.

image.png


이런구조를 BJT라고 부르고, 트랜지스터의 일종인 셈임.


트랜지스터는 전류의 흐름을 바꿔주는 소자인데, 스위치라고 보면 됨.


즉, 트랜지스터를 통해서 0과 1을 구분하며, 이게 논리구조를 만들어냄.


결국 반도체 섹터의 기술은 트랜지스터의 구조 변환을 짚어야되는 것임.


MOSFET은 1959년 벨 연구소의 강대원 박사와 모하메드 아탈라(Mohamed Atalla)가 발명함.


정확히 말하면 1920년에 개발되고 이들이 그때의 한계를 극복하면서 상용화가 됨.


왜 BJT에서 MOSFET으로 넘어갔냐, 바로 전력 때문임.


연산이 늘어나면서 전력이 많이 발생했고 BJT로는 극복하지 못했음.


현재 트랜지스터 소자는 MOSFET을 기반으로 하기 때문에 해당 구조를 이해하면 다른 구조들도 이해하기 쉬워짐.



MOSFET에서 FET은 Field Effect Transitor임. 전계를 이용한 트랜지스터라는 뜻.


전계는 대략 전압으로 이해하면 되고, 트랜지스터는 아까 말했다시피 0과 1을 스위칭하는 소자임.


다시 말하면 FET이라는 말 자체가 "전압을 통해서 스위칭을 하는 소자"라는 뜻을 말함


MOS는 Metal, Oxide, Semiconductor를 말함.


금속, 산화물, 반도체가 순서대로 있는 구조임.

image.png

여기서 우리가 고등학교 때 배운 불순물 주입을 기판에 해주면 아래와 같은 구조가 됨.


image.png

(위의 경우는 기판이 p형 반도체인 경우를 가져왔음. 불순물에 따라서 n형이될 수도 있음. 중요하진 않음)


굉장히 구조가 복잡하지만 중요한 것은


Gate

회원가입만 해도
이 글을 무료로 읽을 수 있어요.

Basic 7일 무료 체험 시작하기
이미 계정이 있으신가요?로그인하기
댓글 2개
avatar
이민석
구독자 100명구독중 19명
메모_반도체 카테고리의 다른글

반도체 PPA의 이해, 왜 선폭을 줄이려 하는가?_메모

반도체를 보다보면, 전력, 전하, 전압, 전기 등등 용어들이 헷갈릴 때가 많음. 그리고 반드시 MOSFET을 이해해야하며, PPA에 대해서 이해를 해야함. PPA를 이해해보면서 전씨가문들에 대해서 이해해보고자 함. 첫번째 P는 성능의 Performance임. 반도체의 성능은 무엇일까 고민해보면, 결국 연산의 속도임. 이는 클럭 수로 표현하고, 주파수인 Hz 단위로 표시가 됨. 예를 들어서 10Hz는 1초에 10번 연산을 수행한다는 뜻이고, 1Hz는 1초에 1번밖에 연산을 수행하지 못한다는 뜻임. 그러면 이 연산의 속도를 올리는 것이 중요한데, 연산의 속도는 전류를 높이는 것과 같음. 무슨 말이냐, 반도체는 0과 1을 무수히 반복하면서 논리구조를 만들어냄. 전류라는 것은 시간당 전하의 흐름인데, 정확히 수식으로 나타내면 아래와 같음 Q는 전하량이고, I는 전류, t는 시간임. 여기서 뭐가 고정되어있는지를 확인해야됨. 처음 커패시터 설계를 통해서 Q를 고정하기 때문에, T를 낮추고 싶으면 I를 올리는 수밖에 없음. 그래서 I를 올리는 것이 결국 성능에 직결됨. 두번째로 나오는 P는 전력의 Power임. 단위는 W고 더 쪼개보면 J/s가 됨. 시간당 에너지의 ...
메모_반도체
2026. 03. 17
14
4
163
반도체 PPA의 이해, 왜 선폭을 줄이려 하는가?_메모

반도체 후공정_메모

후공정 정리 메모용임. 그동안 전공정에 대한 이해는 있었는데 후공정은 자꾸 삑사리가 나서 이번 기회에 다시 큰 틀로 살펴봤음. 우선 반도체에서 헷갈리면 안되는 것이 웨이퍼, 다이, 칩임. 웨이퍼는 우리가 아는 그 웨이퍼고, 다이는 웨이퍼 중에서 회로를 그리는 사각형 부분임. 그리고 후공정이 완료된 것을 "칩"이라고 부름. 웨이퍼/다이/칩의 구분이 명확해야 후공정의 흐름이 헷갈리지 않음. 전공정을 가볍게 요약하면 회로에 맞게 쌓고 깎는 과정의 반복임. 메모리/비메모리 다 상관없이 동일함. 이렇게 전공정을 거친 웨이퍼를 테스트하고, 깎아서 패키징해서 칩을 만듦. 완성된 칩을 한번 더 테스트한 뒤 판매를 하게 됨. 우선 후공정을 서비스하는 업체를 OSAT이라고 함. 삼파향 OSAT업체는 두산테스나가 있어서 추후 삼파가 회복하면 주목해도 될 업체임. 암튼, 전공정에서 만들어진 웨이퍼를 테스트 하는 과정을 EDS 공정으로 부르고, 전기신호 검사, Burn in검사등을 수행함. 이렇게 양품검사를 마친 웨이퍼를 패키징하게됨. 패키징하는건 웨이퍼를 자르고 패키징하는 방법과 웨이퍼를 패키징하고 자르는 방법으로 나뉨. 그리고 더 나아가서 기능별로 칩을 자른 뒤 다시 합치는 칩렛 방식 등, 다양한 패키징들이 생겼음. 이러한 고난도 패키징을 Advanced ...
메모_반도체
2026. 01. 22
8
2

KV Cache 메모

홍진채님 글 보면서 다시 정리 KV Cache와 낸드 예전부터 HBF 말이 돌았음. DRAM으로는 메모리가 부족하다는 뜻임. 현재 AI모델은 LLM이든, VLM이든, 트랜스포머 모델을 사용함. 트랜스포머 모델은 연관도를 계산하는 것임. 언어연관도가 될 수도 있고, 이미지간의 연관도가 될 수 있음. 학습은 각 연관도를 그려서 Map을 만듦. 예를 들어서, "나는 오늘 김치를 먹었다. 그것은 매우 맛있었다."라는 문장이 있다고 해보자. 여기서 "그것"은 이 문장 내에서 "김치"지만, AI가 파악하려면 모든 토큰(단어)을 연관도 계산을 수행해야됨. 즉, 해당 문장의 토큰이 10개정도 된다면, 1 --> 2 --> 3 ... --> 10까지 모든 토큰을 비교해가며 연산을 수행함. 이게 연산이 너무 늘어나니까, 중간결과들을 저장할 공간이 필요해진 것이고 그 저장공간이 KV Cache인 것임. 이번 CES에서 NVDA가 KV Cache의 공간을 별도로 할당할 것이라고 말하면서 본격적으로 시장에 부각됨. KV Cache 공간을 사용해야되는 이유는 명확한데, 우리도 AI 챗봇을 오래 쓰면 성능이 ...
메모_반도체
2026. 01. 22
6
0

공부 중인 것_ 메모용 (디자인하우스,파운드리)

추론 수요가 증가하면서 칩의 전성비가 중요해짐. 즉, 제품 및 서비스별 맞춤형 칩이 중요해진 것임. 이런 칩을 ASIC이라고 하는데, ASIC 수요가 증가하면 디자인하우스도 수혜를 받게 됨. 디자인하우스는 팹리스 기업과 파운드리 기업을 이어주는 가교역할을 함. 파운드리와 조금 붙어다니는 경향이 있고, TSMC와 협업하면 VCA, 삼파랑 협업하면 DSP라고 부름. 이들 VCA랑 DSP는 협업하는 파운드리를 대신해서 영업하는 느낌이 강하기 때문에 지위가 강하고, 각각 8개기업 정도밖에 없음. 그렇다면 디자인하우스는 왜 각광받았나? 우선, 칩설계는 기능설계랑 해당 기능을 웨이퍼에 구현하는 설계로 나뉨. 기능 설계를 Front end, 웨이퍼에 구현을 하는 파트를 Back end인데, Front는 팹리스가, Back은 디자인하우스가 분담했었음. 유명한 ARM, AMD, QCOM과 같은 팹리스 회사들은 Front 설계가 가능한데, 빅테크나 스타트업 등 비용적, 기술적 문제로 front 설계를 전부하지 못함. 그래서 디자인하우스가 front까지 영역을 확대하는 흐름이었음. 디자인하우스가 front 영역까지 확대하면서 지위가 격상됨. 원래는 파운드리 외주를 받는 느낌이었음. 이것을 개발매출이라고 하는데, 쉽게 말해서 파운드리가 디자인하우스에 용역매출을 줘서 대신 웨이퍼에 구현해라 지시하고, 용역비를 주는 것임. 하지만 지금은 팹리스와 계약을 하면서 양산매출까지 가져감. 비유하자면 ...
메모_반도체
2026. 01. 20
9
0
90
131
84
avatar
바움슈타인
2026.03.18

좋은 정리 응원합니다. 감사합니다.

avatar
이민석
작성자
2026.03.18

좋게 봐주셔서 감사합니다!