

메모리 시장은 현재 전부 stacking에 정신이 쏠려있다. HBM , Nand는 layer 수가 성능 지표로 나타내 진다.
심지어 향후 DRAM CELL의 Shrink가 한계에 직면하여 3D architector 변화할 가능성이 있다.
그러면 stacking 기술이 성장할 수록 어떤 problem이 발생될 것이고 이 문제를 해결할 수 있는 기술은 무엇일까?
먼저 문제점은 영상에서 나왔듯이 열 방출과 웨이퍼 휨(=구부러짐)이 key issue이다.
NAND에서는 layer수가 급격하게 늘어나고 있기에, 이 layer 층이 무거워짐에 따라 웨이퍼가 휘게된다. 또한 위아래 쌓여있는 층이 많아짐에 따라 상하로 열방출이 어려워졌고 이는 성능 저하로 이어진다. 즉 휨과 열이 수율 저하로 이어질 것이다.
HBM에서는 dram을 동일 height(z축)에 더 많은 단수를 집어 넣어 대역폭을 높이는 싸움을 하고 있다. 동일한 z축에서 더 많은 density를 넣으러면 wafer를 얇게 쌓아야한다. 그러나 thickness가 얇아질수록 휨 현상이 발생한다. 또한 nand와 같이 단수가 높아질 수록 열 방출이 어려줘지고 이는 수율 저하로 직결된다.
따라서 nand와 dram에서 공통된 issue는 휨 과 열이며 이를 해결하기 위해 노력하는 소부장 기업들을 살펴봐야한다.
대표적으로 향후 stacking 신기술은 하이브리드 본딩으로 점쳐저 있다. 그러나 아직 패키징 공부를 수행하지 않았기에 아무런 느낌도 근거도 없어 보인다. 따라서 향후 반도체 공부를 이어나가기 위해 패키징 쪽을 봐야겟다.
