CPO와 교차하는 또 다른 광학 trend인 OCS, CPO 시대에 critical-path bottleneck이 되는 testing, 그리고 wafer → laser → PIC → transceiver로 이어지는 광학 밸류체인 전반. CPO 5부작 Part 1, Pluggables → CPO로의 단계적 전환 Part 2, CPO의 경제·아키텍처적 case Part 3, Optical Engine 내부 Part 4, 현존 주요 CPO Products Part 5, OCS · 테스트 · 광학 밸류체인 9. OCS (Optical Circuit Switching) CPO와 직교하면서 동시에 진행 중인 또 하나의 광학 trend가 OCS다. 광 신호를 전기 신호로 변환하지 않고 거울로 조향해 직접 전송하는 방식으로, 기존 광통신의 광 → 전기 → 광 변환 단계를 한 번 없앤다. (1) 작동 방식 두 지점 사이의 트래픽을 여러 계층의 패킷 스위치를 통과시키지 않고, 직접적인 광 경로를 만들어준다. 전기 ↔ 광 변환 횟수가 줄면 power와 latency가 크게 낮아지고, switching overhead가 감소하며 fabric 구성이 더 유연해진다. 단, OCS는 패킷을 직접 스위칭하지 않는다 — 트래픽 자체를 처리한다기보다 트래픽이 이동하는 경로를 바꾸는 새로운 networking layer에 가깝다. 따라서 기존 패킷 스위치를 대체하지 않고, 그 위 layer로 추가된다. (2) 두 가지 기술 로드맵 Lumentum은 OFC 2026에서 “new multi-year, multi-billion-dollar OCS agreement”를 체결했다고 밝혔다. FY25 매출이 $2.1B였던 점을 감안하면, OCS만으로 한 해 매출 규모만큼의 신규 매출원이 추가되는 수준. 1Q26 시점 update에서 Lumentum은 CY27 OCS ARR $1B+ 전망을 제시했고, 추가적으로 OCS demand는 CY25–CY28까지 CAGR >150%가 예상된다 (Google TPU를 제외한 scale-out only 시나리오 기준). 현재 3곳의 하이퍼스케일러가 Lumentum OCS를 채택 중이며, 이 중 두 곳이 volume의 majority를 차지한다. 공급 측면에서는 그동안 100% in-house 생산 구조였으나, 수요 폭증에 대응하기 위해 contract manufacturer를 통한 scaling으로 전환 중임을 2026년 1분기 실적 발표에서 밝혔다 — 공통 부품 생산량 증대를 통한 efficiency 개선으로 매출과 마진을 동시에 끌어올릴 수 있는 구조. (3) 어디에 채택되고 있는가 신규 데이터센터의 Spine 스위치 대체, TPU 인터커넥트, 랙 내부의 Scale-up 애플리케이션 등으로 확장될 잠재력이 있다. 일부 use case에서는 기존 구리 기반 스위치를 대체할 수 있다. (4) OCS는 광트랜시버 수요를 늘린다 OCS의 거울은 한 번 깔면 트랜시버만 바꿔가며 계속 쓸 수 있다 — 800G를 꽂으면 800G 스위치, 1.6T를 꽂으면 1.6T 스위치가 된다. 따라서 OCS 도입은 트랜시버 대체가 아니라 연결지점 추가인 셈. 트랜시버 성능에 더 예민한 application이라, top-tier 광트랜시버 vendor에게 유리한 흐름이다. (5) 시사점 OCS는 CPO와 경쟁하는 기술이 아니라 CPO와 직교하는 또 다른 광학 trend다. CPO가 device-level에서 전기 경로를 줄인다면, OCS는 fabric-level에서 광-전기 변환 횟수를 줄인다. 두 흐름 모두 long-term transceiver demand를 끌어올리는 방향으로 작용하며, hyperscaler가 동시에 추진하는 두 축이다. 10. 테스트의 중요성 Pluggables → LPO → NPO → CPO로 광학이 칩에 가까워질수록, optical engine이 실패할 때의 비용이 점점 더 커진다 — 모듈 교체가 아닌 “패키지 단위 폐기”가 default failure mode가 되기 때문. CPO 시대에는 testing이 단순 backend QA가 아니라 CPO adoption의 critical-path enabler가 된다. (1) CPO 시대에 testing이 병목이 되는 이유 광학 칩은 다음의 chain을 거쳐 만들어진다: Wafer → Die → Package → Module / Engine → System Pluggables 시대에는 불량이 발생해도 해당 모듈만 교체하면 됐다. CPO에서는 광 엔진에 문제가 생기면 전체 패키지 단위를 폐기하거나 재작업해야 할 수 있다. 따라서 검사는 더 이른 wafer / die 단계로 이동해야 하며, 검증 범위도 훨씬 넓어진다 — 단순 동작 여부만이 아니라 optical alignment, electrical characterization, thermal behavior까지. (2) Test Insertion: 4단계 SiPh 칩 테스트는 다음의 네 단계로 구성된다. Wafer-level PIC screening — 웨이퍼 위 PIC 단위 광학 특성 검증 EIC + PIC integration verification — 두 die 결합 후 통합 검증 독립 모듈 형태의 광 엔진 테스트 — 광 엔진 단위 검증 CPO 상태에서의 시스템 테스트 — SoC / ASIC과 통합된 후 시스템 단위 검증 (3) 초기 칩 증명 vs 스트레스 선별 (4) 광학 테스팅 수요는 Lab → Production...

Nvidia (Quantum-X / Spectrum-X)와 Broadcom (Humboldt / Bailly / Davisson)의 production CPO 제품 라인업, Nvidia 세대별 도입 타임라인, 그리고 두 vendor의 진입 경로 비교. CPO 5부작 Part 1, Pluggables → CPO로의 단계적 전환 Part 2, CPO의 경제·아키텍처적 case Part 3, Optical Engine 내부 Part 4, 현존 주요 CPO Products Part 5, OCS · 테스트 · 광학 밸류체인 8. 현존 주요 CPO Products 분석 현재 CPO production roadmap을 실제로 끌어가는 vendor는 사실상 두 곳이다 — Nvidia와 Broadcom. 두 vendor 모두 결국 TSMC COUPE platform으로 수렴하지만, 도착하는 경로와 architectural 선택은 매우 다르다. (1) Nvidia (NASDAQ: NVDA) Nvidia의 CPO roadmap은 두 단계로 나뉜다. Quantum-X는 supply chain validation을 위한 1세대 제품이고, Spectrum-X는 더 공격적인 architectural bet에 가깝다. 1) Quantum X800-Q3450 Quantum X800-Q3450 — Nvidia 1세대 production CPO switch. Standard: InfiniBand Launch: 2H 2025 Aggregate BW: 115.2 Tbps OE BW: 1.6 Tbps (Gen 1) Architecture: 4 monolithic ASICs, multi-plane Multi-plane Architecture Quantum-X의 핵심은 multi-plane architecture다. 각 800G physical port는 4 × 200G lane으로 split되며, 각 lane은 서로 다른 ASIC에 연결된다. 데이터는 4개 ASIC 전체에 spray되고 destination port에서 다시 recombine된다. 결과적으로 4대의 28.8T discrete switch와 동일한 maximum cluster size (3-tier 기준 746,496 GPU)를 만들 수 있지만, shuffle이 box 내부에서 일어나기 때문에 외부 fiber complexity가 크게 줄어든다. Inside the package 4개의 ASIC 각각은 6개의 detachable optical sub-assembly로 둘러싸여 있고, 각 sub-assembly는 3개의 optical engine을 포함한다. ASIC당 18 OE × 1.6 Tbps = 28.8 Tbps. Package 전체로는 4 ASIC × 18 OE = 72 OE, 4 × 28.8T = 115.2 Tbps aggregate. Sub-assembly가 detachable이라는 점이 중요하다 — 기술적으로는 NPO에 가깝고, full CPO 대비 serviceability burden을 낮춘다. 200G MRM breakthrough Quantum-X의 가장 중요한 engineering claim은 각 MRM이 200G PAM4로 동작한다는 점이다 (8 modulators × 200G = 1.6 Tbps per engine). 이는 가장 빠른 MZM과 동등한 수준이며, “MRM은 NRZ에 묶여있다”는 industry assumption을 뒤집은 결과다. Nvidia + TSMC가 만들어낸 engineering 성과이고, 동시에 MRM-centric 전략을 정당화한다. Process node split PIC는 N65 (mature node) 위에서 제작된다. Optical component는 scaling으로 얻는 이득이 거의 없고, 오히려 larger geometry에서 더 안정적인 성능을 낸다. EIC는 N6 (advanced node) 위에서 제작된다. Driver, TIA, control logic은 density와 power efficiency 측면에서 advanced node의 이점이 명확하다. 두 die는 TSMC COUPE의 hybrid bonding으로 sub-micron interconnect 수준에서 연결된다. Cooling 두 개의 copper cold plate가 ASIC 위에 closed-loop liquid cooling 형태로 얹혀있다. ASIC thermals만을 위한 것이 아니라, 온도에 민감한 MRM을 narrow operating window 안에 묶어두기 위한 장치에 가깝다. Quantum-X 시사점 Quantum-X는 supply chain pipe-cleaner다. Detachable sub-assembly, smaller monolithic ASIC, 비교적 보수적인 1.6T OE는 1세대 제품으로서 fault tolerance가 높다. 무언가가 fail하면 sub-assembly를 swap하면 된다. Nvidia는 full-CPO architecture에 commit하지 않은 상태에서 real-world reliability data를 확보한다. 2) Spectrum-X Photonics Spectrum-X Photonics — Nvidia 2세대 CPO switch (Spectrum 6810 / 6800). Standard: Ethernet Launch: 2H 2026 Aggregate BW: 102.4 Tbps (6810) / 409.6 Tbps (6800) OE BW: 3.2 Tbps (Gen 2) Architecture: Multi-chip module (MCM) Spectrum-X는 Quantum-X와는 본질적으로 다른 architecture를 갖는다. Quantum-X가 monolithic ASIC 4개의 multi-plane 구성이라면, Spectrum-X는 훨씬 더 큰 reticle-class multi-chip module (MCM)에 기반한다. 6810은 단일 MCM을 사용하는 single-package 제품이다. 6800은 6810의 MCM (Spectrum-6 + 8 SerDes chiplet + OE 세트) 4개를 하나의 chassis 안에 통합하고, package 간 fiber shuffle을 내장해 4× aggregate bandwidth를 만든다. Why MCM matters 중앙의 Spectrum-6 switch ASIC은 102.4 Tbps의 reticle-class die다. 그 주위를 8개의 SerDes I/O chiplet (각 변에 2개씩)이 둘러싸며, 각 chiplet은 64 × 200G lane으로 12.8T를 처리한다. 이 분리 구조 덕분에 monolithic 대비 훨씬 더 많은 shoreline을 I / O에 할당할 수 있고, 이것이 Quantum-X 대비 4× per-package bandwidth를 가능하게 만든 핵심이다. 3.2 Tbps Optical Engine (Gen 2) OE 하나당 16 optical lane × 200G. Package 위에는 36개의 OE가 올라가지만, 그 중 32개만 active, 나머지 4개는 redundancy다. Quantum-X와 달리 OE는 substrate에 soldered 되어있어 in-place replacement가 불가능하다. 즉, field에서 OE 하나가 fail하면 spare OE가 takeover하는 구조에 의존한다. I/O chiplet 하나가 OE 4개를 feed한다 (12.8T per chiplet → 4 × 3.2T 깔끔한 fan-out). 6810 vs 6800 Spectrum-X 시사점 Spectrum-X는 architectural bet이다. Soldered OE (no field swap), 3.2T engine, 8개 SerDes chiplet을 동반한 MCM packaging 등, 훨씬 공격적인 design이다. 이 design은 Quantum-X가 지금 build하고 있는 supply chain을 전제로...

ELS vs On-Chip Laser, MZM / MRM / EAM modulator 비교, OE scaling roadmap (fibers × speed × wavelengths). CPO 5부작 Part 1, Pluggables → CPO로의 단계적 전환 Part 2, CPO의 경제·아키텍처적 case Part 3, Optical Engine 내부 Part 4, 현존 주요 CPO Products Part 5, OCS · 테스트 · 광학 밸류체인 5. External Light Source (ELS) vs On-Chip Laser CPO에서 레이저는 데이터 자체를 만드는 것이 아니라, modulator가 정보를 실어 보낼 빛의 원천 역할을 한다. 선택지는 크게 두 가지다. (1) On-Chip Laser 구조적으로 가장 단순해 보인다. Laser, modulator, waveguide가 같은 die 또는 같은 광학 엔진 안에 놓여있기 때문에 external optical connection이 줄고, 이론적으로 insertion loss를 낮출 수 있다. 하지만 실제 CPO 적용에는 운영 리스크가 크다. On-chip laser는 field operation, thermal reliability, serviceability 관점에서는 위험이 크다. (2) ELS (External Light Source) 레이저가 optical engine 내에 있던 on-chip laser와는 다르게, 레이저를 광학 엔진에서 분리하고 별도 레이저 모듈에서 빛을 광섬유를 통해 광학 엔진으로 공급하는 방식. 현재 산업 컨센서스는 on-chip laser보다 ELS 도입에 맞춰져 있다. 1) 왜 ELS는 고출력 레이저를 필요로 하는가? ELS는 reliability와 serviceability를 얻는 대신, optical path가 길어지고 connector / coupling / modulation loss가 누적된다. ELS 도입 시 total optical loss per fiber는 21.6 dB로 계산된다. 상단 다이어그램의 optical loss 모두를 더하면 21.6 dB가 된다. 광신호가 RX 이전 TP2 (Test Point 2 — 광신호의 출력과 퀄리티가 체크되는 지점)까지 도달했을 때 요구되는 최소 출력이 0.2 dBm이므로, ELS 모듈의 CW (Continuous Wavelength) 레이저에서 출력되어야 하는 최소 출력은 21.6 dB + 0.2 dBm = 21.8 dBm, 여기에 어느 정도 추가 마진 1.2 dB을 두어 광선에 입력되어야 하는 출력이 21.8 dBm + 1.2 dB = 23.0 dBm, 레이저에서 광선 사이 coupling loss 1.5 dB를 추가하면 23.0 dBm + 1.5 dB = 24.5 dBm. 2) ELS: 양날의 검 ELS 모듈 내 CW 레이저와 냉각을 위한 TEC가 ELS 소비 전력의 약 70%를 차지한다. 단순히 “광학을 XPU / ASIC 가까이 붙이면 전력 소비가 줄어든다”는 구조가 아니다. CPO의 소비 전력 감소는 짧아진 전기선, 저전력 SerDes, DSP 제거 또는 축소 가능성에서 나오지만, ELS는 optical loss와 추가로 부담해야 할 레이저 및 냉각 전력이라는 새로운 부담을 만든다. (3) Nvidia의 레이저 생태계 Nvidia가 다양한 laser architecture를 동시에 탐색하고 있다는 점은, laser source가 아직 standardized commodity가 아니라 CPO system design의 중요한 differentiation layer임을 시사한다. (4) 시사점 CPO의 핵심은 광학 엔진을 XPU / ASIC 가까이 붙이는 것만이 아니다. 레이저를 어디에 둘 것인지, 광출력 손실을 얼마나 줄일 수 있는지, 레이저 모듈 실패를 어떻게 수리 및 감당할 것인지, 열 관리를 어떻게 접근할 것인지가 system-level 경쟁력을 결정한다. On-chip laser는 integration efficiency에 강하고, ELS는 reliability와 serviceability에 강하다. 현재 CPO deployment 관점에서는 ELS가 더 현실적인 선택지로 보이지만, 그 대가로 laser power와 TEC power burden을 감수해야 한다. 6. CPO 내 Modulator 비교 레이저에서 출력된 빛 그 자체로는 데이터를 담고 있지 않다. Modulator는 전기 신호를 광신호로 변환하기 위해, 입력된 레이저의 intensity, phase, 또는 absorption을 변화시킨다. CPO에서 modulator 종류의 선택은 단순한 부품 선정이 아닌, 광학 엔진의 전체 구조를 결정하는 핵심 변수다. (1) Mach-Zehnder Modulator (MZM) MZM은 들어온 빛을 두 개의 waveguide arm으로 나눈 뒤, 전압을 걸어 두 경로 사이의 phase difference를 만든다. 이후 두 빛 경로를 다시 결합하면 phase difference가 빛 강도 변화로 변환되어 data modulation이 가능해진다. MZM은 raw bandwidth와 signal quality를 우선하는 아키텍처에 적합하다. 다만 CPO처럼 fiber count와 package area가 제한되는 환경에서는 footprint 부담이 크다. Nubis 같은 scale-up CPO startup이 MZM path를 선택하는 이유는 signal quality와 bandwidth를 우선시하기 때문으로 볼 수 있다. (2) Micro-Ring Modulator (MRM) MRM은 ring-shaped waveguide를 “wavelength-selective gate”처럼 쓰는 modulator이다. 고리 내, 특정 wavelength에서만 공진이 발생한다. 입력된 빛의 파장이 고리의 공진 파장과 맞으면, 빛이 고리 안으로 강하게 coupling된다. 이때 빛은 ...

Scale-out에서 cluster-level TCO 효과가 희석되는 이유, scale-up에서 Nvidia가 NVLink moat 방어를 위해 CPO 도입을 할 수 밖에 없는 이유, 그리고 병목이 packaging으로 이동하는 메커니즘. CPO 5부작 Part 1, Pluggables → CPO로의 단계적 전환 Part 2, CPO의 경제·아키텍처적 case Part 3, Optical Engine 내부 Part 4, 현존 주요 CPO Products Part 5, OCS · 테스트 · 광학 밸류체인 2. Scale-out: TCO save는 가능하나 희석된다 AI cluster networking은 대체로 세 가지 fabric으로 나뉜다. CPO 관점에서 가장 중요한 영역은 back-end network다. 기술적으로 가장 트래픽 요구가 높은 fabric이기 때문이다. Source model에서 back-end network는 3-layer GB300 NVL72 cluster 기준 networking cost의 85%, networking power의 86%를 차지한다. (1) Networking은 전체 AI Cluster 구축 비용의 2순위 항목 (AI Server 다음) 그 중에서도 절반 이상은 Pluggable Transceiver 모듈 비용이 차지한다. AI 클러스터 내 GPU 수가 많아질수록 더 많은 네트워킹 레이어가 필요해진다. 2-layer 네트워크에서 3-layer 이상으로 확장될수록 (scale-out 수요가 증가할수록) 비용과 전력 예산은 함께 증가한다. GB300 NVL72 한 랙의 compute system 비용 기준: GB300 NVL72 한 랙의 compute power 수요 기준: (2) CPO의 Component-level Power Savings Component-level에서 power savings는 상당히 효과적이다. 800G DR4 optical transceiver는 약 16–17W를 소비하는 반면, Nvidia Q3450 CPO switch에서 optical engine + external laser source는 800G bandwidth당 약 4–5W로 추정된다. power consumption이 16–17W → 4–5W으로 줄어들어, 약 73% power reduction을 이루어낸다. ECOC 2025에서 공개된 Meta–Broadcom의 Bailly 연구 결과에서도 800G 2xFR4 Pluggable Transceiver 약 15W vs OE + laser source 5.4W per 800G가 제시되며, 약 65% power saving으로 해석된다. (3) Scale-out에서 클러스터 관점의 효과 분석 그러나 cluster-level에서는 효과가 희석된다. 3-layer GB300 NVL72 cluster에서 DSP transceiver를 CPO로 전환하면 transceiver power는 -84%, networking power는 -23% 감소시킨다. 다만 networking power는 total cluster power의 약 9%다. 따라서 transceiver power -84%, networking power -23% reduction은 total cluster power 기준 약 2% saving에 그친다. 2-layer CPO network는 더 큰 networking power reduction을 만들 수 있으나 total cluster power saving은 약 4% 수준이다. 비용 측면에서도 동일한 희석이 발생한다. 3-layer network에서 total cost는 CPO 도입으로 21% 낮아질 수 있으나, total cluster cost는 약 3% 낮아진다. 2-layer CPO network에서는 total networking cost가 약 46% 낮아질 수 있으나, total cluster cost saving은 최대 약 7%다. (4) 시사점 Scale-out CPO는 유효한 기술이나, 그 자체만으로 하이퍼스케일러의 빠른 adoption curve를 정당화하기는 어렵다. 3–7% total cluster cost saving과 2–4% total cluster power saving만으로는 serviceability, reliability, vendor lock-in 부담을 압도하기 어렵다. 3. Scale-up이 더 전략적인 이유 Scale-out CPO는 cost / power 문제다. Scale-up CPO는 physics and architecture 문제다. Scale-up fabric은 back-end scale-out network보다 훨씬 높은 bandwidth와 낮은 latency를 요구한다. Scale-out: GB300 NVL72의 back-end scale-out network에서 CX-8 NIC 기준 GPU당 100 GByte/s (800 Gbit/s). Scale-up: Nvidia Blackwell NVLink의 GPU당 bandwidth는 900 GByte/s (7,200 Gbit/s)이다. Scale-out 대비 약 9배 높은 수준이다. (1) NVLink 5.0에서 NVLink 6.0 전환의 시사점 NVLink 6.0의 Total Bandwidth (TBW)는 이전 버전인 5.0 대비 2배 (1,800GB / s → 3,600GB / s) 증가했다. NVLink 2.0부터 5.0까지는 lane별 data rate를 2배씩 증가시키면서 total bandwidth 상향을 이루었는데, NVLink 6.0부터는 lane별 data rate는 고정된 반면 total lane 수를 2배 늘렸다. 직관적으로 그래프를 통해 해석하면, total bandwidth를 계속 2배씩 올리려면 per-lane speed를 올리거나 lane count를 늘려야 한다. NVLink 5.0까지는 link 내부 신호 밀도와 SerDes 속도를 높이고, 세대별로 GPU당 link 수를 늘리거나 유지하면서 aggregate bandwidth를 확장했다. 즉 NVLink 6.0의 핵심 변화는 lane speed-only scaling이 아닌 package / rack spine이 감당해야 하는 link·port·escape density를 2배로 끌어올림으로써 lane count를 2배로 증가시키는, shoreline bandwidth density scaling이다. 현 엔지니어링 구조를 유지할수록, 다음 세대 NVLink에서는 bandwidth scaling 부담이 더 커진다. Total bandwidth를 2배로 늘리려면 두 가지 lever 중 하나가 필요하다. lane count를 늘리거나, per-lane data rate를 높여야 한다. 하지만 두 lever 모두 물리적 제약에 가까워지고 있다. Per-lane data rate는 SerDes power, copper loss, signal integrity에 막히고, lane count는 package shoreline, bump pitch, routing density에 의해 제한된다. NVLink 6.0의 lane count 증가도 단순한 physical lane doubling은 ...

메인 파트를 들어가기 전 브리핑 기반의 결론·핵심 요약, 그리고 광학이 칩에 가까워지는 5단계 spectrum (Pluggables → LPO → OBO → NPO → CPO)을 다룬다. 원문 및 주 레퍼런스로 SemiAnalysis의 자료를 참고했다. 다만 반도체와 네트워킹에 대한 기술적 배경지식, 그리고 산업 트렌드와 사이클에 대한 기본 이해를 전제로 하기 때문에 대중적인 톤으로 작성된 자료는 아니다. 이에 CPO 5부작에서는 위 자료의 핵심 내용을 최대한 이해하기 쉬운 언어로 재해석하였다. 결론 CPO(Co-Packaged Optics)는 단순히 “네트워킹 전력 / 비용을 줄이는 기술”로 보기 어렵다. 더 정확한 투자 프레임은 다음과 같다: Scale-out CPO는 개별 단위 기준, Optical Transceiver 대비 명확한 전력 절감 효과가 있으나, cluster-level TCO 개선폭은 제한적이다. Scale-up CPO는 copper / SerDes scaling이 물리적 병목에 가까워지는 구간에서 더 전략적 의미가 크다. 즉, CPO adoption은 균일하게 진행되기보다 use case별로 갈릴 가능성이 높다. Scale-out networking에서는 TCO, serviceability, reliability, interoperability가 adoption 속도를 제한할 수 있다. Scale-up AI interconnect에서는 bandwidth density와 escape bandwidth 병목 때문에 CPO의 전략적 필요성이 더 커질 수 있다. 핵심 요약 구체적으로 들어가기 전, GPU 네트워킹은 세 가지 축으로 구분된다. Scale-up은 로컬 클러스터 내 GPU 간 연결 (1–2 m, 초저지연·초고대역폭, NVLink 등), Scale-out은 랙 간 / 클러스터 내 연결 (수십 m, 백엔드 광트랜시버 + spine / leaf), Scale-across는 지리적으로 떨어진 데이터센터 간 연결 (km 단위, 800G / 1.6T 광트랜시버 직접 deployment). 본 article은 scale-up / scale-out 중심으로 다룬다. 참고: Scale-out 네트워킹 구조 (1) 기존 구리 & 광학 트랜시버 네트워킹의 한계, CPO의 시사점 Copper 기반 scale-up link는 bandwidth는 크지만 reach가 짧다. NVLink는 GPU당 매우 높은 bandwidth를 제공하지만, copper distance constraint (~2.2m) 때문에 단순 구리로만 네트워킹이 설계될 경우, scale-up domain은 대체로 1–2 rack 수준으로 제한된다. 기존 Pluggable Transceiver는 이 reach 문제는 풀지만, optical conversion 이전에 전기로 이동해야 하는 trace가 길다. Transceiver module은 front panel cage에 위치하며, XPU / Switch ASIC과 15–30cm 떨어져 있다. 데이터는 PCB와 connector를 따라 초고속 전기 신호로 이동해 module 내부 DSP까지 간 뒤, DSP / EIC / PIC가 이 신호를 광신호로 변환해 fiber로 송출한다. 이 과정에서 전기 경로가 길어져 connector·PCB 손실 때문에 power, latency, signal integrity 부담이 커진다. CPO는 ASIC과 optical engine 사이의 긴 electrical path를 패키지 내부로 압축하는 구조다. Optical engine을 ASIC 바로 옆, 같은 패키지 또는 기판 위에 배치해 전기 신호의 이동 거리를 크게 줄인다. Optical engine이 ASIC 바로 옆에 배치된다. 기존 Pluggables처럼 신호가 보드 끝의 module까지 이동하지 않고, ASIC 근처에서 바로 광신호로 변환된다. Electrical path가 짧아진다. 긴 PCB trace와 connector 구간이 줄어들면서 signal loss, parasitics, equalization 부담이 감소한다. DSP 제거 또는 축소 가능성이 생긴다. 전기 경로가 짧아지면 강한 retiming / equalization이 덜 필요해져, 일부 구조에서는 DSP-less 또는 DSP-light architecture가 가능해진다. 단, 모든 CPO가 DSP를 완전히 제거하는 것은 아니다. LR SerDes 대신 lower-power short-reach SerDes를 쓸 수 있다. Pluggables은 보드와 connector를 건너야 하기 때문에 더 강한 long-reach SerDes가 필요하지만, CPO는 ASIC–optical engine 간 거리가 짧아 lower-power SerDes로도 충분할 수 있다. (2) CPO의 Scale-out vs Scale-up Economics CPO의 scale-out economics는 component-level power saving만큼 강하게 보이지 않을 수 있다. Optical module 또는 switch device 단위에서는 CPO가 electrical path를 줄이기 때문에 power saving 효과가 크다. 하지만 cluster-level로 올라가면 networking은 전체 power / cost의 일부에 불과하고, compute, memory, cooling, system integration 비용이 더 큰 비중을 차지한다. 따라서 CPO의 device-level 효율 개선이 최종 TCO 개선으로 1:1 전이되지는 않는다. 더 강한 strategic case는 scale-up interconnect에 있다. Scale-up은 GPU / XPU 간 extremely high-bandwidth, low-latency 연결이 핵심이기 때문에 electrical interconnect의 물리적 한계가 더 직접적인 병목으로 작용한다. NVLink 같은 고대역폭 electrical fabric은 두 가지 scaling lever에서 동시에 압박을 받고 있다. Per-lane speed: lane당 속도를 높일수록 SerDes loss, power, signal integrity 문제가 커진다. Shoreline / lane count: 더 많은 lane을 넣고 싶어도 package edge, bump pitch, routing density가 제한한다. ⇒ CPO의 역할: optical engine을 ASIC 가까이 배치해 electrical distance를 centimeter-level에서 millimeter-level로 줄인다. 즉, scale-out에서 CPO는 power-saving ...